完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我正在尝试使用LUT生成时钟，我在生成比特流时遇到错误。 然后我已经给出了以下约束来覆盖循环接收条件，但工具说xdc约束文件中不支持该命令。 为什么？？？？ 什么是?????? “set_property ALLOW_COMBINATORIAL_LOOPS TRUE [net_nets”。 以上来自于谷歌翻译 以下为原文 Hi, i'm trying to generate the clocks using LUT's, i'm getting error while generating the bit stream. then i have given the below constraints to over come the loop rece condition but tool saying the command is not supported in the xdc constraint file. why???? what is exactly "set_property ALLOW_COMBINATORIAL_LOOPS TRUE [net_nets 
0
|
|
相关推荐
5个回答
|
|
|
@yatish，
检查这个帖子： https://forums.xilinx.com/t5/Implementation/DRC-23-20-Rule-Violation-LUTLP-1/td-p/674253 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 @yatish, Check this thread: https://forums.xilinx.com/t5/Implementation/DRC-23-20-Rule-Violation-LUTLP-1/td-p/674253 --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------View solution in original post |
|
|
|
|
|
xdc约束文件中不支持命令'net_nets'。
工具正在发出此警告 以上来自于谷歌翻译 以下为原文 Command 'net_nets' is not supported in the xdc constraint file. tool is giving this warning |
|
|
|
|
|
@yatish
你可以试试get_nets吗？ 谢谢，Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（点击星标）。 以上来自于谷歌翻译 以下为原文 @yatish Can you try with get_nets instead? Thanks, Nupur -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (click on the star mark). |
|
|
|
|
|
|
|
|
|
|
|
@yatish，
检查这个帖子： https://forums.xilinx.com/t5/Implementation/DRC-23-20-Rule-Violation-LUTLP-1/td-p/674253 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 @yatish, Check this thread: https://forums.xilinx.com/t5/Implementation/DRC-23-20-Rule-Violation-LUTLP-1/td-p/674253 --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. --------------------------------------------------------------------------------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2388 浏览 7 评论
2803 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2438 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
767浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
382浏览 1评论
1974浏览 0评论
691浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3264
评论
淘帖
8080
