[问答]

请问AD7768单次工作模式下是不是达不到256Ksps数据输出速率？

4558 AD7768

问答对人有帮助，内容完整，我也想知道答案 0 @@您好，AD7768单次工作模式下是不是达不到256Ksps数据输出速率？按照下图以快速模式算得建立时间至少199个MCLK周期（199x1/32M）=6us,满足不了256ksps数据输出速率（4us输出一个转换数据）。另外请问图下的两个延迟时间有什么区别？上面所说的Tsettle是指从SYNC_IN上升沿之后的第一个MCLK上升沿到第一个DRDY上升沿的延迟吗？engineerzone.admin 0
2018-8-1 09:50:27　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答 ci56789 该类别下有 19 个回答。邀请回答 xiaokanchenfu 该类别下有 19 个回答。邀请回答 h1654155957.9852 该类别下有 19 个回答。邀请回答举报李超然相关推荐 • AD7768单次工作模式下是不是达不到256Ksps数据输出速率？ 658 • AD7768的DCLK线的高低电平达不到数据手册上的要求的如何解决？ 2392 • AD7768的输出对应输入信号有多少延时呢？ 2727 • 请问如何高效的把AD7768的转换结果采集到处理器内部？ 5611 • 用FPGA控制AD7768进行数据采集输出dout7-0不对 5977 • 请教一个AD7768数据输出错误的问题 3874 • AD7768-4单次转换模式无法工作怎么解决？ 479 • 用FPGA控制AD7768进行数据采集，输出dout7-0不对怎么解决？ 695 • fpga接收ad7768采集到的数据老是饱和怎么解决？ 599 • 请教关于AD7768芯片的START引脚使用问题 6032 1个回答

答案对人有帮助，有参考价值 0 1. 按照上图以快速模式算得建立时间至少199个MCLK周期（839 x1/32M）= 26us, 满足不了256ksps数据输出速率。 2. 199是指从SYNC_IN上升沿之后的第一个MCLK上升沿到第一个DRDY上升沿的延迟，但这时转化码值可能无效 / 或者说不准； 839 Tsettle是指从SYNC_IN上升沿之后的第一个MCLK上升沿到第一个有效转换码值对应的DRDY上升沿的延迟。

2018-8-1 10:03:12 评论举报丁浩