完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
不，
Vcco应连接到电源。 为什么？ ESD保护基于连接到电源的电源和接地引脚。 您可以使用1.2到1.8伏（基本上，任何供应）。 未使用的存储体每个静态约为2 mA。 奥斯汀 Austin Lesea主要工程师Xilinx San Jose 在原帖中查看解决方案 |
|
|
|
|
|
http://forums.xilinx.com/t5/Spartan-Family-FPGAs/Do-I-need-to-terminate-unused-FPGA-pins/td-p/282830
Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
|
|
|
|
我没有在Kintex-7数据表或7系列SelectIO用户指南中看到任何内容，该指南明确说明如何在未使用的银行上使用Vcco。
然而，Vcco的推荐条件表中暗示该组应由1.14V至1.89V（1.2V，1.5V或1.8V标称值）之间的某个电压供电。 如果你已经有一个这个电压范围内的电源，例如Vxxaux_IO电源，我会假设你可以使用它，只要它满足电源排序要求。 如果您不使用这些库中的任何资源，我预计功耗会非常低。 您可以使用Xpower进行检查。 我似乎记得其他一些FPGA系列允许完全未使用的存储体保持无动力。 也许奥斯汀或赛灵思的其他人可以对7系列部件发表评论。 请记住，如果您以后决定要使用这些库，则需要在电路板上提供电源连接。 - Gabor |
|
|
|
|
|
不，
Vcco应连接到电源。 为什么？ ESD保护基于连接到电源的电源和接地引脚。 您可以使用1.2到1.8伏（基本上，任何供应）。 未使用的存储体每个静态约为2 mA。 奥斯汀 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
谢谢你们的快速回复！
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2201
评论
淘帖
1599
