发 帖  
原厂入驻New
[问答] XILINX FPGA Cypress USB2.0
60
分享
大家好,我想用赛灵思的板子实现USB2.0与PC的通信,输入的16位数据不断传给FIFO,然后FIFO将数据传给XY7C68013的EP6端口,modelsim和chipscope的结果都符合理论,但是采用cypress接收的数据就是不连续的,主要体现在高位是不连续的,请问这个要怎么解决呢?
0
95FC1AEE2CE5CA4F733A1D6AE8282A72.jpg
2020-8-27 22:28:48   评论 分享淘帖 邀请回答

只有小组成员才能发言,加入小组>>

439个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表