完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
2335
|
嗨，
我想读一个模拟信号来理解XADC的工作原理，但在打开UG480参考设计时遇到了困难。 有没有其他方法可以使用以下步骤中的tcl脚本： - 转到目录 - source ./ug480_setup.tcl也试过“sourceug480_setup.tcl” 然后它说了很多东西，但也有这些 TCL脚本设置以下命令：ug480_create_project - 创建/覆盖./ug480_sysmone1/ug480_sysmone1.xpr项目注意完全重建项目。 以前的工作将会丢失。 ug480_run_project - 打开并运行./ug480_sysmone1/ug480_sysmone1.xpr项目ug480_sim_project - 使用testbench和design.txt执行行为模拟 最后什么都没有！ 另一件事，如果我实现它的工作，在约束文件中只有VAUXP IOSTANDARD信息。 没有时钟，没有输入输出端口......如何输入信号并观察它是否正常工作？ 提前致谢 
0
|
|
相关推荐
2个回答
|
|
|
你好@ macellan85
阅读随参考设计提供的readme.txt文件。 您需要运行命令：create_project以在获取ug480_setup.tcl之后构建项目 谢谢， 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
|
然后在tcl命令源中打开vivado ug480_setup.tcl然后你可以使用tcl文件中描述的tcl“functions”：> ug480_create_project> ug480_run_project
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2430 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
756浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
546浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
368浏览 1评论
1964浏览 0评论
683浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
796
