完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1386
|
我有一个使用LVDS（1.8v）传输数据的设备。
我想将它们连接到HR引脚，并且能够使用DIFF_TERM = TRUE。 为此，我需要为银行使用2.5V VCCO。 我能否在设置中正确读取数据？ 
0
|
|
相关推荐
4个回答
|
|
|
我知道你想使用内部终端而不是外部终端。
您是否尝试在HP bank上进行DCI终止？在任何情况下都应该找到使用LVDS2.5的IO标准接收LVDS1.8，因为它们都具有类似的IO特性（Vdiff Vcm）。 但是请确保在继续之前进行模拟。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 在原帖中查看解决方案 |
|
|
|
|
|
我知道你想使用内部终端而不是外部终端。
您是否尝试在HP bank上进行DCI终止？在任何情况下都应该找到使用LVDS2.5的IO标准接收LVDS1.8，因为它们都具有类似的IO特性（Vdiff Vcm）。 但是请确保在继续之前进行模拟。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
如果您在HR银行，则必须使用LVDS_25作为IOSTANDARD，如果您的电源电压为1.8V，则无法使用内部DIFF_TERM。
HP bank可以1.8V供电，并使用内部DIFF_TERM -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
|
有意思，所以我知道我需要使用2.5V来使100欧姆内部DIFF_TERM工作，但我不知道我需要实际使用“LVDS_25”作为IOSTANDARD ......“LVDS”不起作用？
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
757浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2520
