完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
任何人都可以帮助我使用此代码的ucf文件。
我正在使用ilin 14.7 module lfsr(data,out,// counterenable的输出,// counterclk的启用,// clock inputreset // reset input); // ----------输出端口--------------输出[7:0]输出; // ------------ 输入端口--------------输入[7:0]数据;输入使能,clk,复位; // ------------内部变量--- ----- reg [7:0] out; wire linear_feedback; // ------------- Code Starts Here ------- assign linear_feedback =!(out [7] ^ out [3]); 总是@(posedge clk)if(reset)begin // active high reset out end else if(enable)begin out out [4],out [3],out [2],out [1],out [0], linear_feedback}; end endmodule |
|
相关推荐
20个回答
|
|
@ macellan85看看上面发布的代码arpansur你会注意到IBUFDS被实例化以转换差分时钟ClK_P&
CLK_N到结构内的单个时钟“clk”。 您需要在代码中执行相同操作并使用IBUFDS的输出来切换计数器。 现在你已经用LVDS分配了clk_p和clk_n,这是差分信号,但在你的代码中你将它们用作单端信号,从而导致错误。 使用上面发布的代码作为参考,以了解并相应地修改您的代码。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2396 浏览 7 评论
2811 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2279 浏览 9 评论
3357 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2445 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
785浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
559浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
408浏览 1评论
1986浏览 0评论
707浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-5 11:31 , Processed in 1.161468 second(s), Total 47, Slave 41 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号