完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我现在正在学习GTx / GTH，并希望找到一些帮助。
我使用VC709并且可以看到一些PCIE，MIG的设计实例......但是没有GTH的任何指导。 如果有人可以给我一些例子或指导，我将不胜感激。 
0
|
|
相关推荐
5个回答
|
|
|
你好@ shabbulife，
您可以从以下用户指南开始，了解GTH内部功能块的详细信息 - https://www.xilinx.com/support/documentation/user_guides/ug476_7Series_Transceivers.pdf 来到实现部分，您可以参考下面的应用笔记，其中介绍了如何在KC705板上实现收发器向导示例设计。 在类似的路线上，您可以构建和测试VC709板的设计。 https://www.xilinx.com/support/documentation/application_notes/xapp1200-k7-xcvr-wiz-example-design.pdf 有关收发器向导IP的详细信息，您可以查看以下PG - http://www.xilinx.com/support/documentation/ip_documentation/gtwizard/v3_6/pg168-gtwizard.pdf 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ 在原帖中查看解决方案 |
|
|
|
|
|
你好@ shabbulife，
您可以从以下用户指南开始，了解GTH内部功能块的详细信息 - https://www.xilinx.com/support/documentation/user_guides/ug476_7Series_Transceivers.pdf 来到实现部分，您可以参考下面的应用笔记，其中介绍了如何在KC705板上实现收发器向导示例设计。 在类似的路线上，您可以构建和测试VC709板的设计。 https://www.xilinx.com/support/documentation/application_notes/xapp1200-k7-xcvr-wiz-example-design.pdf 有关收发器向导IP的详细信息，您可以查看以下PG - http://www.xilinx.com/support/documentation/ip_documentation/gtwizard/v3_6/pg168-gtwizard.pdf 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
请参阅此文档https://www.xilinx.com/support/documentation/application_notes/xapp1200-k7-xcvr-wiz-example-design.pdfrefer此ARs https://www.xilinx.com/support/answers/57260。
html这可能是有用的http://www.chilinx.com/support/documentation-navigation/design-hubs.html 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
你好@ shabbulife，
这些回复是否有助于解决您的问题？ 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
感谢您的链接，我成功生成了位文件。
但是，我面临一个新问题。 我无法打开chipcope，因为它说无法携带ILA'hw_ila_5'。 核心时钟很慢或没有为此ILA连接核心时钟，或者ILA内核可能无法满足时序要求。 我的时钟限制有问题吗？ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1358浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
596浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
460浏览 1评论
2013浏览 0评论
738浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
999
评论
淘帖
3348
