完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好
Xilinx收发器使用CML IOSTANDARD。 在xilinx 7系列示例设计中，有固定的GTREFCLK位置，但其他引脚未配置（txdata / rxdata） 在下面的I / O表中，txdata和rxdata引脚未配置CML I / O标准。 我如何配置CML I / O标准？ 
0
|
|
相关推荐
3个回答
|
|
|
你好
只需串行收发器引脚（txp，txn，rxp和rxn），并行数据（txdata和rxdata将是FPGA的接口，不需要任何IO约束） 可以通过在下面的情况下指定引脚或GT位置来完成它们（GTXE2_CHANNEL_X0Y4） 因为它只支持一个IO标准，所以它默认设置为正确的标准。 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- 在原帖中查看解决方案 |
|
|
|
|
|
你好
只需串行收发器引脚（txp，txn，rxp和rxn），并行数据（txdata和rxdata将是FPGA的接口，不需要任何IO约束） 可以通过在下面的情况下指定引脚或GT位置来完成它们（GTXE2_CHANNEL_X0Y4） 因为它只支持一个IO标准，所以它默认设置为正确的标准。 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
|
|
谢谢你的帮助！！
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2360 浏览 7 评论
2779 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2411 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
725浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
521浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
331浏览 1评论
734浏览 0评论
1933浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2380
评论
淘帖
2585
