完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
919
|
大多数器件将在配置组的bank电压下以LVCMOS_12_Fast运行。
IO标准特性在开关特性的数据表中。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Most devices will run at LVCMOS_12_Fast at the bank voltage for the config bank. The IO Standard characteristics are in the Data Sheet in the Switching Characteristics. View solution in original post |
|
|
|
|
|
大多数器件将在配置组的bank电压下以LVCMOS_12_Fast运行。
IO标准特性在开关特性的数据表中。 以上来自于谷歌翻译 以下为原文 Most devices will run at LVCMOS_12_Fast at the bank voltage for the config bank. The IO Standard characteristics are in the Data Sheet in the Switching Characteristics. |
|
|
|
|
|
Thnx这个信息。
现在，在FPGA，NOR Flash和这些引脚上的其他组件之间，有必要通过缓冲器将它们彼此隔离，或者是否足够禁用闪存。 以上来自于谷歌翻译 以下为原文 Thnx for this info. Now, between the FPGA, NOR Flash and other components on these pins, is it necessary to isolate them from each other through Buffers, or is disableing of the flash enough. |
|
|
|
|
|
没有必要添加缓冲区。
配置完成后，禁用闪存即可。 -------------------------------------------------- -------------------------------------------------- --------不要忘记回复，kudo，并接受为解决方案.---------------------------- -------------------------------------------------- --------------------------- 以上来自于谷歌翻译 以下为原文 It's not necessary to add a buffer. After configuration, disabling the flash is OK. ------------------------------------------------------------------------------------------------------------ Don't forget to reply, kudo, and accept as solution. --------------------------------------------------------------------------------------------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2374 浏览 7 评论
2790 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2257 浏览 9 评论
3331 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2422 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
750浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
536浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
359浏览 1评论
753浏览 0评论
1955浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1588
