完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
亲爱的Xilinx人，
我有一些简单的问题要问。 我正在使用Virtex 6 SX475T进行PCB设计。 我正在考虑添加一个扩展端口，它有2对CML和6对LVDS信号。 从用户指南，我认为一个GTX银行可以处理2对CML（输入/输出）。 但是，GTX可以生成和接收LVDS信号吗？ 或者必须使用I / O bank来处理LVDS信号？ 谢谢你的回答。 问候， 亚历克斯 
0
|
|
相关推荐
3个回答
|
|
|
GTX适用于高速串行协议/接口。
你打算在这个扩展端口上使用什么协议？ ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
目标设备将连接到Ettus USRP网络系列。
它具有MIMO扩展端口，允许多个USRP N200系列设备同步并用于MIMO配置。 我们首先考虑将这种连接器作为选项放在PCB上。 这就是为什么我正在阅读适当的连接。 在其原理图中，它使用Spartan 3A-DSP。 对于CML对（1 x输入和1 x输出），它在FPGA和连接器之间插入TI TLK2701 1.6到2.7 GBPS收发器，它将在LVTTL CML之间进行转换。 我还没有研究他们的FPGA源代码，以了解他们如何配置TLK2701。 如果可以将GTX配置为生成兼容的CML信号，则可以替换外部TLK2701。 对于LVDS对，它使用FPGA I / O，因为Spartan没有GTX。 这就是我不确定GTX是否可用于处理LVDS信号。 |
|
|
|
|
|
我还有一个问题要问，我的Virtex SX475T连接到TI ARM处理器。
该ARM处理器具有一个PCI Express 2.0端口，集成PHY-单端口，带有1或2个通道，速率为5.0 GT / s-可配置为根复合体或端点 通过在一个GTX quad中使用2个收发器对，它可以配置为支持PCIe 2.0链路，是吗？ 有一个时钟IC，为该四通道MGTREFCLK0P / N和ARM提供100MHz差分时钟。 无论如何，文档或注释促进支持PCIe 2.0的FPGA开发？ 谢谢您的回答。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3842
评论
淘帖
930
