完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨专家，
我有一个名为WAKEUP_N的信号，它有一个单独的上拉至3.3V辅助电压，总是3.3V，无论FPGA上电还是下电。 当FPGA断电时，WAKEUP_N会低吗？ FPGA IO和GND之间是否存在低阻抗路径？ 如果我在FPGA中将此引脚设置为输入，输出或高阻，那么会有什么区别吗？ 谢谢 克里斯 
0
|
|
相关推荐
4个回答
|
|
|
你好@shuo_shuo
请检查这是否有帮助。 http://www.xilinx.com/support/answers/37347.html https://forums.xilinx.com/t5/Spartan-Family-FPGAs/Unpowered-Spartan-6-IO-pin-state/td-p/278256 谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
S_S，
3.3v将为该组的Vcco供电（当未配置时，银行需要大约2mA的电源才能通电。 由于4.7K是一个相当大的值，它不会得到2毫安，所以它最大可能介于0.5v和2v之间。 较强的上拉（较低值的电阻）会将其拉高，但总是低于3.3v的~0.5v。 在配置之前，引脚为三态。 DONE变为高电平后，引脚就是你编程的。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
如果Austin的答复还不完全清楚，那么7系列器件中每个IO引脚上的Vcco都有一个钳位二极管（与Spartan-6不同）。
为该组供电的路径通过该二极管。 此外，除了2 mA为电源组供电外，未供电的Vcco上的任何外部负载也会通过该路径吸收电流。 大多数有源元件在达到其内部逻辑的栅极阈值电压之前会消耗很少的电流，但是如果您的Vcco电源具有电阻负载（如电阻分压器）以提供Vref或戴维宁端接，那么它们会在较低电压下吸收电流，并且可能是 WAKEUP_N信号电压的限制因素。 由于此时未配置FPGA，因此不应该有流经该路径的电流流向同一存储体中其他IO的负载。 - Gabor |
|
|
|
|
|
嗨Gabor，
感谢您的进一步解释。 在我的主板上，这是我的FPGA中唯一一个由3.3V辅助电源供电的引脚，所以就像这个bank由3.3V-0.5V = 2.8V供电，因为电流受到4.7K电阻的限制，银行无法获得 2mA（我想银行可以使用2mA的最小电流工作），我发现在我的电路板中，WAKEUP_N始终为低电平，接近0V。 你能告诉我为什么它是0V而不是高Z吗？ 顺便问一下，你能告诉我2mA意味着什么，银行的静态电流？ 它在数据表中是1mA。 Thnaks 克里斯 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3096
评论
淘帖
948
