完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我正在使用Artix-7 XC7A200T-1FBG 484C。 我已经阅读了UG471和UG483以及Artix-7的DC特性数据表。 这些数据表中没有一个提到Artix-7 IO端口的精确阻抗。 我没有更改.ucf文件中的默认驱动器强度。 这意味着我的默认电流为12mA。 什么是精确的IO端口阻抗,驱动强度为12mA。 谢谢。 |
|
相关推荐
3个回答
|
|
@ maheen_189你需要使用IBIS模型来确定它。
6mA至8mA一般给出约50欧姆的阻抗。 有关此主题的更多信息,请查看以下主题 https://forums.xilinx.com/t5/7-Series-FPGAs/Output-impedance-of-HP-bank-IO-signals/td-p/550919 https://forums.xilinx.com/t5/7-Series-FPGAs/Kintex-7-Output-Drive-Strength-definition/td-p/412321 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
您在上面分享的链接表示,阻抗控制的最佳方法是仅在HP bank上使用DCI(数字控制阻抗)。
没有DCI,我们无法完全控制Impedance。 也就是说,我们无法通过设置驱动强度来完全控制阻抗。 现在我的问题是因为我使用的是3.3V电压电平的LVCMOSS33。 Q1。 这家银行是惠普还是人力资源? Q2。 我们如何区分HR和HP银行? 根据我的理解,所有银行都可以是HR或HP,具体取决于他们运营的电压水平。 Q3。 我使用3.3V电压电平,这是否意味着我正在使用HR银行? 我可以使用DCI吗? 其次我尝试下载Artix-7的IBIS模型,请分享一下我可以从哪里下载的链接? 谢谢。 |
|
|
|
@ maheen_189DCI是控制阻抗的最佳方法,因为它可以解决PVT条件下的阻抗变化。
但是,它仅适用于HP Banks。 Q1。 这家银行是惠普还是人力资源? 如果您使用LVCMOS33,它只能在HR Bank中。 Artix 7只有人力资源银行 Q2。 我们如何区分HR和HP银行? 检查此UG,它将显示每个设备中存在哪些库 http://www.xilinx.com/support/documentation/user_guides/ug475_7Series_Pkg_Pinout.pdf 根据我的理解,所有银行都可以是HR或HP,具体取决于他们运营的电压水平。 不对。 HR和HP Bank不同,并且在设备上以不同的配置显示。 对于例如 Artix 7只有HR银行,Kintex设备混合了人力资源和人力资源。 惠普,而一些高端Virtex公司只有惠普银行。 人力资源银行的工作电压高达3.3V,而惠普仅工作电压高达1.8V Q3。 我使用3.3V电压电平,这是否意味着我正在使用HR银行? 我可以使用DCI吗? 由于您使用的是Artix,它只有HR银行。 不,DCI不在人力资源银行。 其次我尝试下载Artix-7的IBIS模型,请分享一下我可以从哪里下载的链接? http://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/device-models/ibis-models/artix-series-fpgas.html -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1158浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 05:17 , Processed in 1.446730 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号