完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我正在尝试使用Hyperlynx来模拟K7上的DDR3L设计。 我使用Vivado write_ibis根据我的FPGA设计生成ibis文件。 对于SSTL135_DCI_HP_IN50_I信号，我希望能够模拟我在电路板上设计的40欧姆DCI终端阻抗。 对于GND_Clamp和PWR_Clamp部分（14 ma @ 1.35V），IBIS文件配置为100欧姆阻抗。 对于标称50欧姆DCI阻抗，可能在用作输入时并联施加GND和PWR设置？ 如何为我的电路板设计中使用的较低DCI阻抗正确配置IBIS文件？ 有人建议在设计中添加外部终端电阻以进行仿真。 但是，对于这些双向线路，DCI仅在充当输入时才有效。 那些外部电阻会在输出期间产生负载，这不能反映实际情况。 谢谢， 布赖恩 
0
|
|
相关推荐
3个回答
|
|
|
IBIS文件中没有这样的模型。
|
|
|
|
|
|
我认为这可能是最初的v1.1版本和最新的v2.0版本之间的问题，但是这个模型肯定存在于kintex7.ibs文件中，所以请再试一次。
| | ************************************************* *********************** | 型号SSTL135_DCI_HP_IN40_I | ************************************************* *********************** | [型号] SSTL135_DCI_HP_IN40_I Model_type输入 极性非反转 Vinl = 0.5850V Vinh = 0.7650V C_comp 4.6762pF 4.6722pF 4.6844pF | ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
好吧，也许我是傻瓜，但问题出在这里：
Hyperlynx需要基于我的FPGA设计的IBIS文件，而不是通用的kintex7.ibs文件。 Vivado的write_ibis将Kintex7.ibs和我的设计作为输入，并生成一个输出IBIS文件，我将其提供给Hyperlynx。 XDC约束文件为DDR3引脚分配IOSTANDARDSSTL135_T_DCI。但是，实际DCI阻抗由电路板上的电阻值决定。 那么我怎么告诉Vivado我已经将DCI电阻器配置为40欧姆，所以它生成一个带有40欧姆模型而不是50欧姆模型的IBIS文件？ 我错过了一些配置步骤吗？ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2355 浏览 7 评论
2776 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2245 浏览 9 评论
3321 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2408 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
721浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
515浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
324浏览 1评论
728浏览 0评论
1927浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2086
评论
淘帖
6369
