完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，大家好，
我试图建立一个内存测试项目。 我正在使用的FPGA是Artix-7 XC7A15T，我的目的是在IPI中创建一个带有微型激光器的设计，作为MIG块的主控，以便导出到SDK并运行Xilinx示例代码进行内存测试。 问题是这个FPGA对于这种设计来说还不够大，甚至配置微型光纤以便它使用最小的面积。 我想知道的是：我有另一块带有Zynq的板，我可以通过FMC接口连接两块板。 是否可以在Zynq中创建我放置Zynq PS和互连的设计，并将主引脚作为输出，以便在Artix中我使用Slave引脚作为输入进行另一种设计并通过AXI控制MIG ，来自Zynq？ 将Zynq项目导出到SDK时，如果找不到任何MIG，是否会出现问题？ Vivado只显示一个警告，说Master引脚可能无法正常工作，因为它们没有任何符号。 在一个否定的情况下，如何在没有微型光纤的情况下在Artix上运行这个Xilinx示例？ 还有其他核心可用吗？ 
0
|
|
相关推荐
5个回答
|
|
|
|
|
|
|
|
|
查看PicoBlaze软处理器，
非常小，非常轻，也非常快。 没有c编译器，必须用汇编语言编写代码，程序仅限于2K 12位指令。 是的，您可以在Zynq中完成整个项目，因为该设备比我认为的A15资源更多。 或者，您可以在每个设备中放置一些，但将它们连接在一起将成为一项新的设计任务。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
好吧，谢谢你的答案，但Picoblaze不是一个解决方案，因为它不可能用C编译，我想测试的是用于内存测试的SDK中的Xilinx示例代码。
最后，我找到的唯一解决方案是编写一个状态机，我在VHDL中从头开始进行测试，手动控制MIG，因为在Artix 7中我无法构建任何允许我用C编译的核心，它太大了 ... |
|
|
|
|
|
|
|
|
|
|
|
我不会尝试它，因为它可能不适合，我已经开始制作我自己的代码了。
但我会把这个答案作为解决方案，因为IP块似乎可以完成这项工作，并且实际上回答了我的问题。 将来要尝试的其他事情！ 谢谢。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2378 浏览 7 评论
2793 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2260 浏览 9 评论
3334 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2426 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
750浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
537浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
360浏览 1评论
753浏览 0评论
1955浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1611
评论
淘帖
969
