完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我正在尝试实现GTX并使用循环返回功能进行测试。 近端PCS没有问题我可以正确发送和接收数据。 但对于近端PMA,没有任何事情发生。 请建议并帮助我解决这个问题 这是我的配置 线速2.5Gb REF clk 125MHz 外部数据宽度为16位 内部数据宽度为20位 编码/解码8b / 10b TX,RX PLL通道PLL 均衡模式 - LPM-Auto 环回 - “010” - 近端PMA 谢谢。 |
|
相关推荐
10个回答
|
|
|
|
|
|
你好
您是否在启用近端PMA后提供GTRXRESET以及此环回的问题究竟是什么,没有数据,数据错误等。 问候,萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
嗨,
谢谢您的回复, 是的,我在我的verilog代码中将环回端口强制为“010”为“assign loopback = 3'b010; 所以我总是在开始状态下执行gtx重置。 PCS工作正常,但对于PMA,没有数据,我无法进行模拟,请参考此主题http://www.xilinx.com/support/answers/61154.html 谢谢 |
|
|
|
你好@ sarat
您使用的是哪个版本的Vivado? 我记得一个问题,应该在2015.1中修复。 如果您使用的是2014.4或更早版本,可以尝试使用最新版本的工具吗? |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
对不起,它应该是“关闭线程之前”
|
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2431 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
757浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-25 05:11 , Processed in 1.814255 second(s), Total 97, Slave 80 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号