完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
你好,
有没有办法在新的vivado IDE中使用时钟向导(v3.5)实现“旧”生成的IP? 特别是我遇到了问题,当我自动升级时,有一些输出缺失。 例如,是否在较新版本的时钟向导(v5.1)中实现了一个输出,它具有与向导生成的CLK_VALID输出相同的功能(v3.5)? 谢谢! |
|
相关推荐
2个回答
|
|
大家好,请参阅http://forums.xilinx.com/t5/Design-Entry/IP-Integrator-Selecting-older-versions-of-IP/td-p/477172http://forums.xilinx.com/t5/Design
-entry / ISE-IP中的vivado / TD-p / 492884Thanks佳日 |
|
|
|
嗨,如果提供的信息有用,请通过标记已接受的解决方案来关闭主题。谢谢,Yash
|
|
|
|
只有小组成员才能发言,加入小组>>
2294 浏览 7 评论
2704 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2188 浏览 9 评论
3269 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2333 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
603浏览 1评论
1664浏览 1评论
163浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2321浏览 0评论
634浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-4 23:02 , Processed in 1.529845 second(s), Total 79, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191