完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我们正在尝试通过RocketiO在2个Virtex5 LX220T设备之间建立一个4通道Aurora通信通道。
我们观察到这两个通道伙伴之间的通道间歇性地丢失,即通道向上信号保持切换。 这种信道丢失伴随着Soft_err和Hard_err信号。 实验设置#1: - > 2个Virtex5 LX220T FPGA在一块板上(板#1),每个器件通过RocketIO连接到背板。 从背板出来的RIO之间的互连是通过使用cable.XST版本12.4和Aurora_8b / 10b版本6.1来完成的。我们在GTP磁贴上尝试了RXEQPOLE和RXEQMIX值的所有组合,TXPREEMPHASIS值相等 到b111。 但是,我们在所有情况下都失去了渠道。 实验设置#2:在同一背板上,但是另一块板(板#2)有一个Virtex5 FX100T器件,我们试图实例化两个4通道Aurora_8b / 10b端点。 这两个Aurora端点连接到背板上的相同RIO插槽。 并且使用相同的电缆来连接背板上的RIO。使用XST版本11.1和Aurora_8b / 10b版本4.1。在TXPREEMPHASIS,RXEQPOLE和RXEQMIX的默认值没有变化的情况下,通道出现没有任何错误并且是一致的。 董事会#1失去渠道可能是什么原因? 我们如何解决? |
|
相关推荐
2个回答
|
|
既然你声明相同的互连(背板和电缆???)适用于不同的线卡,那么首先是你的新5VLX220T板没有设计得正确。你试过使用IBERT吗?
------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1337浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
595浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
459浏览 1评论
2012浏览 0评论
737浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-28 14:18 , Processed in 1.284190 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号