完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我一直在尝试在我的项目中初始化我的BRAM primitaves一段时间，并继续遇到意外错误和循环漏洞。 概述： 用于综合的Synplify Pro Version I-2014.03-SP1： PAR的Vivado v2013.3 目标：XC7A200TFFG1156 -1 *注意我必须使用这些工具，因为我们的设计vivado崩溃与早期版本的synplify但早期版本的synplify不能及时处理合成（16-24小时） 我已经使用coregen创建了一个4x4内存集群，它将在我们当前的设计中用作“闪存”。 在每个群集中有4个内存核心。 每个核心都有自己的.coe，.mif，我还添加了实现hex的功能。 当我在模拟中运行时，一切正常，核心会加载所需的值。 我还应该评论我正在使用ncsim。 我现在被困在如何将这些值编程到位文件中以便在板上运行。 似乎.coe文件和.mif文件仅用于模拟以预加载这些内存数组。 没问题所以我转到了data2mem。 我通过从vivado转储所有flash RAMB36 primitaves并定义地址映射和空格来创建.bmm文件。 然后我更新了我的ROM的hex文件，当我运行data2mem时遇到了这个错误： 错误：Data2MEM：114 - 当前比特流替换期间Data2MEM不支持压缩位文件。 而是在制作压缩位文件时，在Bitgen命令行上使用与Data2MEM命令行相同的-bd选项。 这将替换相同的BRAM内容，而是在位文件创建过程中。 所以我似乎也不能使用data2mem来编程这些闪存阵列的部分。 此外，2个内存核心没有用户可见的地址空间。 这些存储器用于配置和出厂设置，因此它们没有我可以加载的相应hex文件。 我该如何初始化这些内存内容？ 如果我不能使用data2mem或初始化文件，我该如何初始化这些内存内容呢？ 我认为更全面的概述有助于获得必要的答案。 提前致谢。 
0
|
|
相关推荐
3个回答
|
|
|
嗨，
看看下面的AR。 http://www.xilinx.com/support/answers/22364.htm 问候， KR -------------------------------------------------- --------------------------------------------请注意 - 请注明 答案为“接受为解决方案”，如果提供的信息是有帮助的。给予您认为有用的帖子。感谢 - ------------------------- ------------------------ ------------------- |
|
|
|
|
|
vivado中的write_bitstream是否具有相同的功能？
|
|
|
|
|
|
经过一些测试后，我能够找出必要的流量。
使用Ip Catalog创建4x4内存coregen块。 使用＃mod_name_stub.v进行synplify_pro综合以推断黑盒子。 在实现之前引入每个核心的$ mod_name.dcp文件。 运行实施。 以防万一有兴趣。 这有效，但想让它更优雅，所以我可以重用IP。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2360 浏览 7 评论
2780 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2413 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
729浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
336浏览 1评论
742浏览 0评论
1935浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1809
评论
淘帖
246
