完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
亲爱的麦基特,
感谢您的快速和点回复,我已经实现了下面的原理图,因为一些严格的布局限制以及接收器/源VTT(1.35V = 0.675V的1/2)可以轻松访问(不是银行) VREF)。 最好的祝福, 波格丹 在原帖中查看解决方案 |
|
|
|
LVDS输入与1.35V的VCCO不兼容,因为你会在高端产生削波。
由于这是一个时钟信号,你可以交流耦合线和DC偏置输出到较低的水平( ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
亲爱的麦基特,
感谢您的快速和点回复,我已经实现了下面的原理图,因为一些严格的布局限制以及接收器/源VTT(1.35V = 0.675V的1/2)可以轻松访问(不是银行) VREF)。 最好的祝福, 波格丹 |
|
|
|
|
|
|
|
谢谢,我接受了解决方案。
|
|
|
|
作为后续:硬件实现完美。
|
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1313浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
595浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
456浏览 1评论
2011浏览 0评论
737浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-27 21:08 , Processed in 1.326905 second(s), Total 86, Slave 70 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号