完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
2917
|
你好
现在我们需要降低功耗。我想用ddr3l（vdd = 1.35v）来代替ddr3（vdd = 1.5v）。我想知道mig是否支持这个功能。谢谢。 Michael ------------------------------------------感谢上帝，我遇到了FPGA .------------------------------------------ 
0
|
|
相关推荐
4个回答
|
|
|
嗨，
MIG支持7系列的DDR3L，但我认为不适用于Spartan6。 以下是UG388的Spartan-6 MIG测试列表 希望这澄清一下。 问候， Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 在原帖中查看解决方案 |
|
|
|
|
|
嗨，
MIG支持7系列的DDR3L，但我认为不适用于Spartan6。 以下是UG388的Spartan-6 MIG测试列表 希望这澄清一下。 问候， Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
谢谢，现在我很清楚。
Michael ------------------------------------------感谢上帝，我遇到了FPGA .------------------------------------------ |
|
|
|
|
|
微米DDR3L SDRAM
MT41K1G4 - 128 Meg x 4 x 8 banksMT41K512M8 - 64 Meg x 8 x 8 banksMT41K256M16 - 32 Meg x 16 x 8 bank 特性•VDD = VDDQ = 1.35V（1.283-1.45V）•向后兼容VDD = VDDQ = 1.5V±0.075V-支持DDR3L器件在1.5V应用中向后兼容 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2414 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1062浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
577浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
436浏览 1评论
1998浏览 0评论
722浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
266
