完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
请帮助我们找到Kintex-7的替换去耦帽，因为这些帽子缺货。
这些帽子是xilixn推荐的，恐怕我找不到它们的替代品。 100uF GRM32ER60J107ME20L 47UF GRM43ER61A476KE19L 4.7UFGRM155R60J475ME47D 非常感谢。 
0
|
|
相关推荐
3个回答
|
|
|
嗨，
Xilinx在UG483中推荐的去耦电容是我们推荐使用的去耦电容，因为它们在我们的终端具有特征。 但是如果你想使用备用电容器，你需要遵循以下建议，这些建议可以在指南的第17页表2-4的脚注中找到-http：//www.xilinx.com/support/documentation/user_guides/ ug483_7Series_PCB.pdf 笔记： 1.电容值可能比规定的要大一些。 体型可小于规定值。 ESR必须在指定范围内。 额定电压可能高于规定值 因此可以使用符合这些指南的其他电容。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
在对整个频率范围进行表征并考虑所有角落电流后，Xilinx推荐了去耦电容。
如果您希望更改，您可以按照之前的帖子指南进行更改，但我强烈建议您进行Power Integrity（PI）模拟。 请注意，如果我们遇到ESR＆amp; amp;电容器尺寸并不重要。 ESL vspecification _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1150浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1218
评论
淘帖
1900
