完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
7系列系列中的SERDES是否有最小延迟规范？
我想了解如果SERDES直接（最短路径）连接到另一个SERDES以实现GTH收发器之间的最小延迟串行到串行连接，那将是什么样的。 
0
|
|
相关推荐
2个回答
|
|
|
你查了数据表吗？
|
|
|
|
|
|
我知道这是一个老线程，但我也对此感兴趣。
根据UG471，ISERDES2的延迟介于1到2个CLKDIV周期之间（取决于所选的模式）。 OSERDES2具有SDR的N-1个CLKDIV周期的延迟，其中N是位数。 对于DDR，它是（N / 2）-1。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1313浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
595浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
456浏览 1评论
2011浏览 0评论
737浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1239
评论
淘帖
2999
