完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我想使用DSP45E1模块实现Multply-Add操作,其中一个要求是我需要DSP模块上的3级流水线。 查看UG479 7系列DSP48E1 Slice用户指南(UG479) - Xilinx,图2-1和第14页和第16页的2-2中的原理图,我注意到乘法路径具有实现3级流水线所需的寄存器 但是,C输入的datha路径只能使用2个寄存器。 所以我的问题是,我应该在DSP48E1 Block之外添加一个额外的管道级来平衡管道吗? 还是有另一种方法来实现这个? 我的计划是在乘法路径上使用寄存器A1,B1,M和P. 谢谢 |
|
相关推荐
1个回答
|
|
是的,在C路径上没有M的等价物,因此需要外部寄存器,或者您可以控制C输入在控制路径中的变化,但是这个选择使得该块特定于该设计。
如果你想要一个流水线的a * b + c块,它可以在每个周期接受新的输入,你需要外部c寄存器。 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
只有小组成员才能发言,加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1187浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
589浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 05:05 , Processed in 1.173289 second(s), Total 47, Slave 41 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号