完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
相关推荐
5个回答
|
|
|
嗨，
请参考下面UG的-52页，它说 “路径中级联的最大数量仅受芯片中一列中DSP48E1片的总数限制” http://www.xilinx.com/support/documentation/user_guides/ug479_7Series_DSP48E1.pdf 要了解DSP48E1的数量，您可以在用户gude中找到Vivado并检入设备编辑器或相应的设备资源。 希望这澄清一下。 问候， vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 在原帖中查看解决方案 |
|
|
|
|
|
嗨，
您是否正在为7系列看到类似的东西？ http://www.xilinx.com/technology/dsp/xtremedsp.htm 我想DSP级联限制取决于列中可用DSP48块的数量，这又取决于您的FPGA系列。 请参考Virtex-7 FPGA系列概述。 问候， vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
嗨，
请告诉我们您的DSP级联限制背后的应用，是指进出级联或数据宽度扩展，以便我们可以提供更多输入。 问候， Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
|
|
|
|
|
|
嗨，
请参考下面UG的-52页，它说 “路径中级联的最大数量仅受芯片中一列中DSP48E1片的总数限制” http://www.xilinx.com/support/documentation/user_guides/ug479_7Series_DSP48E1.pdf 要了解DSP48E1的数量，您可以在用户gude中找到Vivado并检入设备编辑器或相应的设备资源。 希望这澄清一下。 问候， vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1187浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
589浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2136
评论
淘帖
249
