完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我需要使用xilinx fifo发生器生成输出信号。
我必须用162 Mhz写入数据并用662 Mhz读取。 错误报告显示组件切换限制和设置问题中的错误。 所以我的问题是：这些组件的最大切换和设置限制是多少？ 谢谢你的回答 托尼 以上来自于谷歌翻译 以下为原文 I need to generate my output signals with the xilinx fifo generator. I have to write data with162 Mhz and read with 662 Mhz. The error report show me a error in component switching limit and setup problems. So my question: what ist the maximum switching and setup limit for these component? Thanks for answer Tony 
0
|
|
相关推荐
2个回答
|
|
|
t，在您使用的器件的数据手册中，您将找到FIFO（和BRAM）时钟的最大时钟速度。
Austin Lesea主要工程师Xilinx San Jose 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 t, In the data sheet for the part you are using, you will find the maximum clock speed for the FIFO (and BRAM) clocks. Austin Lesea Principal Engineer Xilinx San JoseView solution in original post |
|
|
|
|
|
t，在您使用的器件的数据手册中，您将找到FIFO（和BRAM）时钟的最大时钟速度。
Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 t, In the data sheet for the part you are using, you will find the maximum clock speed for the FIFO (and BRAM) clocks. Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1122浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1136
评论
淘帖
2134
