完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我知道XAPP094（它有Virtex2-Pro的测量值）和奥斯汀的这篇文章 http://forums.xilinx.com/t5/PLD-Blog/Metastable-Delay-in-Virtex-FPGAs/ba-p/7996 有Virtex4和Virtex5的测量。 我正在寻找Virtex6和7Series部件的类似亚稳态参数测量。 是否存在应用说明？ 我猜猜V6＆amp; 7应该比早期的设备更好，但奥斯汀的帖子显示V5比V4差，所以这个猜测可能有风险。 顺便说一句，我不是在对亚稳定性进行一般性讨论之后。 我只是在参数之后。 谢谢， 艾伦 
0
|
|
相关推荐
3个回答
|
|
|
艾伦，
联系您的Xilinx FAE。 我们确实有测量。 与亚稳态改善的权衡是，如果你做得更好（更少），DFF对软错误变得极为敏感。 因此，用于亚稳态的光学DFF也具有最差的FIT率（每十亿小时的故障）。 7系列的DFF是每百万FIT 5或更少。 对亚稳态DFF的优化为250至500 FIT / M. 那么，V6比V5差吗？ 略。 和V7比V6差吗？ 再次，少量。 建议使用三个DFF，并确保它们之间的路由很短（小延迟），因为路径越快，同步器就越好。 因此，一般规则是使用比你原本还要多一个阶段。 当向同步器添加一个阶段解决问题并且仍然保持系统的可靠性时，使数十万个DFF超级容易因软错误（低亚稳态）而保证失败是没有意义的。 对于整个系统，固定亚稳态忽略了其他问题。 我们的目标是做出最佳选择，使系统尽可能可靠。 有关指南和数字，请联系Xilinx FAE， Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
|
|
|
|
艾伦，
软错误每季度在ug116中发布。 亚稳定性很难衡量，实际上对它的测量方法存在一些分歧。 如果没有Peter Alfke（Fairchild的第一个集成电路FIFO的发明者，以及公认的亚稳态专家），我们已经测量了亚稳态方法（至少）。 所以，这就是我建议你联系FAE的原因。 重要的是你要了解它的测量方法，因为没有它，你没有任何有用的东西。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1146浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1228
评论
淘帖
1071
