完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好
请参阅以下UG586，了解将SODIMM连接到您设备的设计指南。 http://www.xilinx.com/support/documentation/ip_documentation/ug586_7Series_MIS.pdf 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
|
|
谢谢
但我暂时没有XC7K325T-2FBG676C的MIG许可证。 你能帮我生成pin到pin文件吗？ 我的DDR3是MT8JTF12864HZ-1G6G1，而我的FPGA是XC7K325T-2FBG676C |
|
|
|
|
|
您好
MIG是一个免费核心，它将包含在ISE或VIVADO中，无需为此核心购买许可证。 此外，引脚映射应由您决定，因为它取决于您希望根据您的设计在支持的存储库中进行接口的BANKS。 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
|
|
嗨，
如果为FPGA和存储器设备生成MIG，它将在user_design / par文件夹中为您提供默认的引脚分配。 如果您还没有完成电路板布局，您可以选择deafult作为引脚排列或将其用作参考，根据您的要求进行更改，并通过验证ucf和更新设计重新验证它。 希望这可以帮助 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3059
评论
淘帖
807
