完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
我正在使用EDK的XADC IP。 我的设计也有DDR。 我已禁用MIG的XADC插入。 然后我开始面对以下错误 错误:位置:1073 - 由于以下原因,Placer无法为MONITOR类型的组件system_i / axi_xadc_0 / axi_xadc_0 / AXI_XADC_CORE_I / is_7series.XADC_I创建RPM [SYSMON_RPMs]。 出现此问题的原因:与此结构相关的一些逻辑被锁定。 这应该导致其余的逻辑被锁定。 我们发现了一个问题,我们应该将MONITOR system_i / axi_xadc_0 / axi_xadc_0 / AXI_XADC_CORE_I / is_7series.XADC_I放在芯片边缘,以满足该逻辑的相对位置要求。 以下组件是此结构的一部分:MONITOR system_i / axi_xadc_0 / axi_xadc_0 / AXI_XADC_CORE_I / is_7series.XADC_I IPAD i_axi_xadc_0_VAUXP_pin |
|
相关推荐
1个回答
|
|
嗨,
端口i_axi_xadc_0_VAUXP_pin是否与XADC的VAUXP / N连接? 如果是,如果UCF中的这些端口上有任何端口,则删除LOC约束。 这些引脚具有确定的位置。 因此LOC不允许在UCF中使用VAUXP / N. 尝试删除LOC约束并检查是否有帮助。 谢谢, 迪皮卡。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) |
|
|
|
只有小组成员才能发言,加入小组>>
2387 浏览 7 评论
2802 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2269 浏览 9 评论
3337 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2437 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
765浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
549浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
378浏览 1评论
1972浏览 0评论
689浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-27 05:42 , Processed in 1.081241 second(s), Total 45, Slave 39 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号