完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好！
我正在研究一个项目，我需要使用差分信号。 我正在使用Artydevelopment平台（围绕Artix-7™FPGA设计），我在生成两个差分信号（P和N）时遇到了一些问题。 我使用示波器通过将其配置为单端信号来检查我想要发送的信号（MDO）并且它是正确的。 但是当我使用OBUFDS时，两个差分信号始终是逻辑低电平。 我把下面的verilog代码和.xdc文件配置。 非常感谢你！ 祝你有美好的一天！ OBUFDS＃（。IOSTANDARD（“TMDS_33”），//指定输出I / O标准.SLEW（“FAST”）//指定输出转换速率）OBUFDS_inst（.O（ME_DIFF_P），// Diff_p输出.OB（ ME_DIFF_N），// Diff_n输出.I（MDO）//缓冲输入）; ＃.xdc fileset_property PACKAGE_PIN U12 [get_ports ME_DIFF_P] set_property PACKAGE_PIN V12 [get_ports ME_DIFF_N] set_property IOSTANDARD TMDS_33 [get_ports ME_DIFF_P] set_property IOSTANDARD TMDS_33 [get_ports ME_DIFF_N] set_property CONFIG_VOLTAGE 3.3 [current_design] set_property CFGBVS VCCO [current_design] set_switching_activity -desertsert_resets 
0
|
|
相关推荐
5个回答
|
|
|
我在解决问题方面所做的工作详见以下链接。
https://forum.digilentinc.com/topic/2383-connect-two-arty-boards-via-a-differential-serial-interface/ 谢谢！ 在原帖中查看解决方案 |
|
|
|
|
|
@ georgian.n.andrei您是否在接收方拥有此IO标准所需的终止？
检查下面的UG http://www.xilinx.com/support/documentation/user_guides/ug471_7Series_SelectIO.pdf 你如何测量差分信号？ 使用差分探头？ -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
|
georgian.n.andrei写道：
我没有用差分探头测量差分信号。 我使用两个连接到两个信号的探头。 谢谢， 安德烈 那么您在示波器中使用数学函数来获取差分信号吗？ 你能发布你的范围镜头吗？ -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
我在解决问题方面所做的工作详见以下链接。
https://forum.digilentinc.com/topic/2383-connect-two-arty-boards-via-a-differential-serial-interface/ 谢谢！ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5070
评论
淘帖
8620
