完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
在我们的研究中,我们正在探索FPGA器件上SRAM的上电状态的固有随机性。 因此,我们现在正试图在启动后从aVirtex-5器件读出分配的RAM值。 但是,根据“Virtex-5 FPGA配置指南”,在初始化期间,器件会在上电后强制清除配置存储器。 这意味着如果我们不初始化LUT RAMduring配置,所有内存内容都将归零,因此我们感兴趣的信息(SRAM的上电状态)将丢失。 那么,有没有办法绕过这样的“清除配置内存”步骤? 是否可以保持LUT RAM的上电状态然后读出它们? 非常感谢! |
|
相关推荐
1个回答
|
|
男,
总之,没有。 启动清除(零)所有配置内存并测试所有BRAM并使它们全部为零。 启动时无法禁用清理。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1122浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 22:40 , Processed in 1.318364 second(s), Total 74, Slave 58 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号