完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我正在浏览Vritex 6原始手册。 我很想知道LUT是否可以同时配置为SRL / CFGLUT5和DRAM（分布式RAM）（不同的配置将用于不同的周期）？ 如果没有，为什么？ 如果是这样，怎么样？ 非常感谢你， 
0
|
|
相关推荐
3个回答
|
|
|
不，它不能。
>如果没有，为什么？ 因为它的设计并不是因为使用模型没有意义。 你能准确解释一下你想要完成什么吗？ ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
嗨mcgeet，
我在考虑使用SRL作为计数器。 我首先设置我想要计数到高的位，然后使用移位运算符'计数'直到我达到高位。 例如。 作为3位计数器至3的示例，该示例用于简化。 SRL“00000000”的初始内容，写入第4位高：“00001000”，然后倒计时：周期1 - “00000100”，周期2 - “00000010”，周期3 - “00000001”。 对于较大的值，此计数器将使用较少的资源。 谢谢， |
|
|
|
|
|
我认为你低估了实现这一目标所需的资源量，并且对于较大的计数值，与标准计数器相比，资源量将显着增加。
如果要从0到255计数并使用SRL32，则需要8个SRL32块而不是8位计数器 如果你想将0到511计数并使用SRL32，那么它需要16个SRL32块而不是9位的贴片机 如果您想从0到1023计数并使用SRL32，则需要32个SRL32块而不是10位计数器 这些示例不包括在SRL32中设置正确位的必要逻辑，这会使结果更糟。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
759浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
371浏览 1评论
1966浏览 0评论
685浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2428
评论
淘帖
1183
