完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
用于xilinx ML507的Xilinx顶点XC5VFX70TFFG1136 FPGA如何将xilinx LUT作为移位寄存器？什么是xilinx ML507的Xilinx顶点XC5VFX70TFFG1136 FPGA的CLB结构。
这个FPGA上有哪些额外的原语？ 
0
|
|
相关推荐
2个回答
|
|
|
Hiyou应该参考virtex 5http：//www.xilinx.com/support/documentation/sw_manuals/xilinx11/virtex5_hdl.pdf（Page No 339）的库用户指南，问候，Pratham -------------
-------------------------------------------------- -------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。 将Kudos发送给您认为有用且回复的帖子.------------------------------------ -------------------------------------------------- -------- -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
每个FPGA系列都是可用于描述功能的文档库。
您应首先从家庭概述开始了解基础知识，然后您可以使用各个用户指南了解详细信息。 对于Virtex-5，家庭结束是DS100以及您发布的CLB问题将包含在UG190中 http://www.xilinx.com/support/index.html/content/xilinx/en/supportNav/silicon_devices/fpga/virtex-5.html ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
2414 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2456 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1043浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
577浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
434浏览 1评论
1998浏览 0评论
721浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1487
评论
淘帖
4232
