完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨
我正在回读并擦洗XC5VFX130T,当在Virtex5中清除部分配置存储器时,DONE引脚的行为是什么?保持高电平还是取消激活? 不管怎么说,还是要谢谢你! handoujack。 |
|
相关推荐
4个回答
|
|
DONE引脚将通过部分重配置保持有效。
------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
|
|
|
|
嗨,
当DONE引脚变低时,设计运行了多长时间? 你使用什么配置模式? 检查PROG_B输入信号,如果有一些扰乱使其触发。 当DONE引脚变高时,您是否能够在船上观察到正确的行为? 谢谢,AnirudhPS:请将此标记作为答案,以防它有助于解决您的问题。如果帖子引导您找到解决方案,请给予赞誉。 |
|
|
|
你好Handoujack,你尝试部分重新配置?
如果是这种情况则表示部分重新配置不成功。如果DONE引脚刚刚变为低电平而没有尝试配置器件,则通过iMPACT读取FPGA的状态寄存器并与我们共享。 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
只有小组成员才能发言,加入小组>>
2215 浏览 7 评论
2640 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2119 浏览 9 评论
3188 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2243 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
491浏览 1评论
1570浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2217浏览 0评论
543浏览 0评论
1704浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-6-26 18:11 , Processed in 1.263069 second(s), Total 83, Slave 67 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191