完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,大家好,
我有一个两个Virtex 5 FPGA系统。 我想实现SERDES技术来进行它们之间的通信。 数据路径是8位。 所以在FPGA A中,我有OSERDES_master和OSERDES_slave。 我已将OSERDES_master的OQ引脚连接到FPGA A的引脚AV8。 在行为模拟中,它运作良好。 问题在于映射: 错误:放置:605 - I / O组件“AV8”与OLOGIC组件“OSERDES_master”相关联。 这些组件必须放在相同的I / O磁贴中,放在相邻的位置。 检测到以下问题:此结构化逻辑必须放置在特定的相对放置形式中,并在CLB网格上具有特定的对齐方式。 与此结构相关的一些逻辑被锁定。 这应该导致其余的逻辑被锁定。 位置,逻辑将被锁定到未正确对齐。 在组件OSERDES_slave中发现了必须在站点OLOGIC_X2Y35处锁定的问题。 请更正此问题.ERROR:Pack:1654 - 时序驱动的放置阶段遇到错误。 任何人都可以帮我解决这些问题吗? 我不知道如何使两个OSERDES相邻。 我使用的FPGA是xc5vlx110。 引脚为LVCMOS33型 最好的祝愿 ! |
|
相关推荐
2个回答
|
|
如果您查看引脚分布指南(UG195),则有P和N标识。
P应该用于主设备,N用于从设备。 所以我看一下LX110和AV8被列为26 IO_L1N_26 AV8。 所以你应该使用L1P_26作为主设备,L1N_26作为从设备。 26 IO_L1P_26 AU826 IO_L1N_26 AV8 希望有所帮助 -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- 在原帖中查看解决方案 |
|
|
|
如果您查看引脚分布指南(UG195),则有P和N标识。
P应该用于主设备,N用于从设备。 所以我看一下LX110和AV8被列为26 IO_L1N_26 AV8。 所以你应该使用L1P_26作为主设备,L1N_26作为从设备。 26 IO_L1P_26 AU826 IO_L1N_26 AV8 希望有所帮助 -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1165浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 10:53 , Processed in 1.257357 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号