完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我必须做2 ^ x,其中x可以是从.0001到3.4的任何东西。这是可能在virtex 5中做的,我正在寻找,我没有运气,谷歌在这种情况下也没有多大帮助! 谢谢 |
|
相关推荐
2个回答
|
|
kianoosh5写道:
大家好, 我必须做2 ^ x,其中x可以是从.0001到3.4的任何东西。这是可能在virtex 5中做的,我正在寻找,我没有运气,谷歌在这种情况下也没有多大帮助! 谢谢 当然。 只需从Block RAM构建一个34k * 18的LUT。 缩放输入,使一个LSB代表0.0001,输出为4.14格式。 将以约500 MHz运行。 这够快吗? 克劳斯 |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2385 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2433 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
762浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
375浏览 1评论
1970浏览 0评论
688浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-26 10:56 , Processed in 1.300705 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号