完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我正在使用Virtex-6上的INIT_B引脚来标记配置（SEU）错误。
此外，我还需要检查SEU的外部RAM设备，其中RAM连接到V6 FPGA。 外部RAM检查将由我们自己的代码执行。 可以使用INIT_B引脚（内部路由）作为标记非FPGASEU检查结果的通用I / O，此外还可以根据积分配置错误检查结果进行驱动。 我看到INIT_B被描述为“Dedicated”（UG362，表2-2，第27页），所以我不确定它是否可以作为通用I / O运行。 如果没有，我需要专门为此目的的另一个输出引脚。 
0
|
|
相关推荐
3个回答
|
|
|
INIT_B
作为输出，它表示fpga准备就绪，不是， 如果它不低，我认为没有配置fpga。 这有帮助 http://www.xilinx.com/support/answers/34909.htm init_b信号也可以在fpga内部使用，但是如果没有配置fpga， 我认为它只适用于JTAG引脚， |
|
|
|
|
|
|
|
|
|
|
|
INIT_B引脚，如果在上电或PROG_B时拉低，将阻止FPGA开始配置过程。
SelectMap状态寄存器包含一个表示INIT_B引脚逻辑状态的位。 我不知道在FPGA配置完成后这个状态寄存器位是否会不断更新。 这可以非常简单地检查你是否有一个工作的FPGA板 - 只需在配置完成后将INIT_B引脚短接到GND，然后检查SelectMap状态寄存器。 您可以将RAM SEU检查连接到用户IO引脚和（通过0欧姆电阻跳线）INIT_B引脚。 您可以覆盖所有基础，这也可以确保您在配置后可以读取和驱动INIT_B引脚（例如，用于FPGA驱动的RAM错误恢复）。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2467 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1280浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
996
评论
淘帖
307
