完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
嗨,我在Vivado 2016.2中有这个模块声明:
模块test1(输入[7:0] a [3:0]); endmodule 而这个测试平台: 模块test1_tb#( )( ); 逻辑[7:0] a [3:0]; 最初开始 #5; a [0] = 8'haa; #5; a [1] = 8'hf2; a [2] = a [1]; a [3] = a [1]; 结束 test1测试(a); endmodule 当我进行行为模拟时,运行正常。 当我进行后综合功能模拟时,它给了我这个错误: [VRFC 10-395]无法将解压缩类型分配给打包类型[C:/Users/souryadey92/Vivado/DNN2016/DNN2016.srcs/sim_1/new/test1_tb.sv:37]警告:[VRFC 10-278]实际 位长32与端口a的正式位长8不同[3] 这是否意味着我不能将2D阵列作为模块I / O? 这是SystemVerilog支持的功能,我认为Vivado支持SystemVerilog。 |
|
相关推荐
7个回答
|
|
//检查这个examplereg [7:0] a [0:3]; reg [7:0] b [0:3] [0:3]; reg [7:0] c; reg d;初始值为(0)
int i = 0; ia = i [7:0]; end c = a [0]; d = a [1] [2]; //使用2D for(int i = 0; i for(int j = 0; *** [j] = i * j; //如果您正在构建hardwareend,请注意这一点 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
嗨Balkrishan,谢谢你的回复。
但我的问题是,是否可以在模块声明中将2D数组作为输入输出传递。 基本上我可以创建这样的模块吗? 模块测试( 输入[7:0] a [3:0] ); 然后在另一个模块中使用此模块,我将其传递给2D数组作为输入? |
|
|
|
嗨,
我是Xilinx的新手。 即使我也有同样的问题。 我无法将2D数组声明为输入输出。 如果你能为我提供另一种解决方案,那就太好了。 感谢致敬, Varun Sivasubramanian |
|
|
|
我还想补充一下:模块twoDArray(输入[7:0]红色[0:1] [0:1],输入[7:0]绿色[0:1] [0:1],输入[7]
:0]蓝色[0:1] [0:1],输出[15:0]灰度[0:1] [0:1],输出[15:0]灰度绿[0:1] [0:1] ,输出[15:0] grayscaleblue [0:1] [0:1]);我有一个文件,我将尝试读取图片的RGB矩阵并将其发送到输出文件。 如果声明是正确的,请告诉我,因为我收到以下错误.ERROR:HDLCompiler:1335 - “C:/Desktop/BinaryMultiplicationTest/twoDArray.v”第24行:端口红色不能声明为arrayERROR:HDLCompiler: 1335 - “C:/Desktop/BinaryMultiplicationTest/twoDArray.v”第25行:端口绿色不能声明为arrayERROR:HDLCompiler:1335 - “C:/Desktop/BinaryMultiplicationTest/twoDArray.v”第26行:端口蓝必须 不被声明为arrayERROR:HDLCompiler:1335 - “C:/Desktop/BinaryMultiplicationTest/twoDArray.v”第28行:端口灰度不能声明为arrayERROR:HDLCompiler:1335 - “C:/ Desktop / BinaryMultiplicationTest / twoDArray.v“第29行:端口grayscalegreen不能声明为arrayERROR:HDLCompiler:1335 - ”C:/Desktop/BinaryMultiplicationTest/twoDArray.v“第30行:不能将端口灰度蓝色声明为arrayERROR:HDLCompiler: 598 - “C:/Desktop/BinaryMultiplicationTest/twoDArray.v”第22行:由于先前原因而被忽略的模块 错误。也请给我一个解决这个问题的替代方案。感谢和问候,Varun Sivasubramanian |
|
|
|
嗨@ souryade,
检查这个类似的讨论 http://www.edaboard.com/thread80929.html 谢谢, Sarada -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用,请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2830 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1294浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-27 06:04 , Processed in 1.945593 second(s), Total 92, Slave 75 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号