发 帖  
原厂入驻New
[问答] 用于Virtex-6的PCB去耦电容是什么
136 PCB
分享
在ug373“Virtex-6 FPGA PCB设计指南”v1.3中,不需要用于Vccaux和Vcco的去电容(表2-1至2-2),而在我读过的早期版本中,数字并非都是零(
我不记得确切的数字)。
这些0与ug373以及ML605原理图中的以下描述相矛盾。
对此有什么正确的答案?
0
2020-6-8 11:03:50   评论 分享淘帖 邀请回答
6个回答
UG373的最新信息是正确的信息。
解耦信息在V1.2中更新。
ML605是使用原来的建议创建的,这些建议后来变得更好。
------您是否尝试在Google中输入问题?
如果没有,你应该在发布之前。太多结果?
尝试添加网站:www.xilinx.com
在原帖中查看解决方案
2020-6-8 11:16:42 评论

举报

UG373的最新信息是正确的信息。
解耦信息在V1.2中更新。
ML605是使用原来的建议创建的,这些建议后来变得更好。
------您是否尝试在Google中输入问题?
如果没有,你应该在发布之前。太多结果?
尝试添加网站:www.xilinx.com
2020-6-8 11:25:45 评论

举报

嗯,这个新的ug373中的信息有点令人困惑,例如
Vcco和Vccaux还有47uf电容选择的描述。
无论如何这对于pcb布局来说很棒,很多帽子都可以删除...谢谢。
2020-6-8 11:36:17 评论

举报

我明白你的意思。
这应该在下一个版本中清理,以避免任何混淆。
------您是否尝试在Google中输入问题?
如果没有,你应该在发布之前。太多结果?
尝试添加网站:www.xilinx.com
2020-6-8 11:50:26 评论

举报

什么,如果有的话,将是多个100uF上限替换330uF上限的问题。

我看到推荐的ESR范围为15
2020-6-8 11:55:43 评论

举报

通常你应该开始一个新的线程,但这似乎与原始线程有关,因为我没有打败你。
(开玩笑!)
什么,如果有的话,将是多个100uF上限的问题
更换330uF盖帽。
我看到建议的ESR范围为15
由于免责声明我不是Xilinx员工,我对您的设计不承担任何责任,以下是我的意见:
1.对于简单的数字逻辑设计,不应推荐使用钽电容器。
低ESR铝或特殊聚合物电解质提供相同的性能,成本相等或更低,并且更稳定(您是否经历过钽电容器爆炸或燃烧?我有!)。
此外,钽是一种剧毒物质。
2.电路板上的大多数“低esr”去耦是以1.0 uF - 0.1uF芯片盖的形式洒在电路板上。
这些电容大大减轻了“低esr”批量去耦的负担。
话虽如此,每个设计师都需要在他/她的职业生涯中至少计算一次纹波电流要求,以建立和理解某个电源ESR可以预期多少电流 - 以及多少纹波电压。
3.基于简单的实际情况,100uF MLCC芯片上限的ESR可能比同等的钽电容上限更低。
这些芯片上限中的三个并联,将有效ESR降低67%。
当电容器系列数据表中没有出现信息时,有时很难从制造商处提取ESR和ESL曲线,但需要这样做。
不要相信我的任何陈述。
至少有一次,每位董事会设计师都需要对此主题进行尽职调查,以了解所涉及的基本原则。
- 鲍勃埃尔金德
签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。
阅读手册或用户指南。
你读过手册了吗?
你能找到手册吗?2。
搜索论坛(并搜索网页)以寻找类似的主题。
不要在多个论坛上发布相同的问题。
不要在别人的主题上发布新主题或问题,开始新的主题!5。
学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。
提供有用的详细信息(请与网页,数据表链接).7。
您的代码中的评论不需要支付额外费用。
我没有支付论坛帖子的费用。
如果我写一篇好文章,那么我一无所获。
2020-6-8 12:03:08 评论

举报

只有小组成员才能发言,加入小组>>

106个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /8 下一条

快速回复 返回顶部 返回列表