完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
p，
“GPIO”是“通用w输入输出”的缩写，通常（在Xilinx中）是指在微处理器（PowerPC或MicroBlaze）的总线上放置嵌入式系统（EDK）项目的IO。 这是你在做什么的？ EDK的设计？ 或者，您指的是FPGA的IO引脚，用于一般的fasahion，输入和输出数据？ 对于EDK情况，系统不需要相同的时钟（对于处理器），但它们确实需要同步。 例如，当准备好读取数据字时，系统A上的输出引脚可以设置为1。 在系统B上，它有一个输入来查看“我有你的数据标志”，并在读取该字时将另一个输出引脚置为高电平。 系统A有一个输入来查看“我已经读过单词标志”，一旦它看到该单词被读取，它就会重置它的“我有你的数据标记”。 软件中的小型状态机控制此握手以将数据从A传输到B. 对于一般情况，RTL到RTL，然后我会使用转发时钟（使用outpit引脚的DDR功能）发送带有数据的时钟（它将与在A中注册的数据完全对齐），然后 在接收端，我会使用这个转发时钟，就像你在B中注册数据一样。所以，是的，如图所示，这是一般情况。 我唯一的改变是使用DDR来转发时钟以保持时序。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1219浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2417
评论
淘帖
2570
