完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
在我们的专题中，我们在发射器板上有两个FPGA，在接收器板上有另一个FPGA。
发射器板通过板到板连接器与接收器板通信，可以支持高速差分信号。 发射器板上的FPGA是XC7K160T-1FBG676C，在接收器板上我们有XC7K410T-1FBG900C 我们的要求如下 我们想在这两个FPGA之间传输数据。 数据速率可以从每秒几位到每秒5千兆位。 我们应该能够在两个FPGA之间发送控制信号和确认。 传输板上的FPGA应完全由接收板上的FPGA控制。 问题1：为了满足上述要求，我们的原理图中如何在这两个FPGA之间建立引脚电平连接。 问题2：哪种协议更适合在两个FPGA之间传输数据和控制信号？ 问题3：GTX收发器是否可以满足上述要求，还是可以进行SERDES通信？ 
1
|
|
相关推荐
2个回答
|
|
|
检查此IP https://www.xilinx.com/support/documentation/ip_documentation/axi_chip2chip/v4_2/pg067-axi-chip2chip.pdf
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
您可以使用Aurora IP来使用GT。
如果您想使用IO逻辑，那么AXI Chip2Chip将是一个更好的选择，因为它可以降低IO利用率。 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题，请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1166浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3058
评论
淘帖
8142
