完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,我试图通过plb总线将vhdl状态机连接到在virtex4 FX12(ML403)中为ppc编写的c代码。
ppc充当主设备,并读取和写入vhdl中的多个寄存器。 这似乎有效,状态机运行正常,但它需要的时间比我想象的要长。 被调用的函数是 XIo_Out32((BaseAddress)+(MY_PERIPH_SLV_REG0_OFFSET)+(RegOffset),(Xuint32)(Value)) XIo_In32((BaseAddress)+(MY_PERIPH_SLV_REG0_OFFSET)+(RegOffset)) 要么 XIo_Out8((BaseAddress)+(MY_PERIPH_SLV_REG0_OFFSET)+(RegOffset),(Xuint8)(Value)) XIo_In8((BaseAddress)+(MY_PERIPH_SLV_REG0_OFFSET)+(RegOffset)) 通过plb从c代码读取或写入vhdl寄存器 需要至少250 ns,看起来它是否是32并不重要 位写入或8位写入。 这大约是25个时钟周期,看起来太多了。 有没有人对如何调试这个有什么想法,或者这是否真的是plb总线的速度? 是否有更快的方式来连接vhdl和c代码? 谢谢Richie |
|
相关推荐
1个回答
|
|
它在Virtex2中需要更长的时间。
我绕过这个该死的问题的方法是在VHDL中发起一个“虚拟”的bram并将其绑定到CPU的“数据缓存”中 因此,当CPU访问部分数据高速缓存地址时,它实际上直接查看VhDL寄存器。 (它把几个寄存器弄成了'BRAM'的数据线和地址) |
|
|
|
只有小组成员才能发言,加入小组>>
2257 浏览 7 评论
2664 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2155 浏览 9 评论
3226 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2290 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
545浏览 1评论
1614浏览 1评论
109浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2263浏览 0评论
581浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-6 01:25 , Processed in 1.132134 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号