完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好。
我设计了V7板，包括配置解决方案JTAG，BPI（16位）和slaveMAP（8位）。 第一次测试时，第一个测试逻辑（包括led，tp等等）配置良好，并且在任何配置解决方案中都能正常工作。 之后，我编写了包含DDR3 IP的逻辑。 但是除了slaveMAP之外它很好。 不是说，“DONE引脚不能保持高电平”和“不工作LED（bliking）” 我假设， B'd有一些错误（例如io_aux power等..）， 位文件生成失败 - 但这无法解释为什么BPI和JATG运作良好。 SlaveMAP配置路径有错误 配置期间D [15：7]崩溃 - 但这无法解释为什么排除DDR3 IP的逻辑在所有模式下运行良好（在我的bd中）。 是什么导致这个问题？ 
0
|
|
相关推荐
4个回答
|
|
|
在SMAP模式下完成数据加载后，您是否可以发送一些启动完成的时钟周期。
更多详细信息请查看以下链接页面-4关于启动 http://www.xilinx.com/support/documentation/application_notes/xapp583-fpga-configuration.pdf --Krishna 在原帖中查看解决方案 |
|
|
|
|
|
在SMAP模式下完成数据加载后，您是否可以发送一些启动完成的时钟周期。
更多详细信息请查看以下链接页面-4关于启动 http://www.xilinx.com/support/documentation/application_notes/xapp583-fpga-configuration.pdf --Krishna |
|
|
|
|
|
感谢您的回复。
我做了更多-12-时钟。 但它无法正常工作。 如上所述，如果通过SMAP删除DDR3 IP和配置，它运行良好。 所以我假设SMAP电路和程序不是错误源。 （但是，它可能有一些我不认识的错误。我同意。） 只有错误包括DDR3 IP和SMAP配置。 |
|
|
|
|
|
解决了这个问题。
AsKrishna的评论，需要更多clk。 并解决了。 我觉得“更多”大约是一百到一千。 但“更多”意味着v ~~~~~~~~ ery longclock。 哈哈。 谢谢！！ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2431 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1400浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
462浏览 1评论
2015浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
655
评论
淘帖
5076
