[问答]

ddr3 sdram controller with uniphy 17.1 无法例化

问答对人有帮助，内容完整，我也想知道答案 0 在使用DDR3 SDRAM Controller with Uniphy ip（quartus prime 17.1 ）核时卡在如下情况，无法生成（持续一晚上），且软件没有报错误及其它提示。再换用17.1_lite 和 18.0 版本后情况相同。 license 和 DDR3 license 均无问题，相同的ddr3配置在另外一台电脑上可以正常生成。而且，此时任务管理器中该进程并不占用cpu，不知道是什么问题. 希望能够得到帮助。谢谢。 0
2018-5-14 19:29:26　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答举报 Sophomores 相关推荐 • 调用模块DDR3 UniPHY 问题 53001 • FPGA外接DDR3，引脚配置完成后，编译出现如下错误 12008 • Quartus DDR3 uniphy IPcore, 从13.1升级到18.1后工作异常？ 3583 • DDR4,DDR3,DDR2,DDR1及SDRAM有什么不同之处? 3002 • DDR3 SDRAM的简单代码如何编写 3130 • C6678 boot过程中DDR3初始化问题 4524 • 如何实现FPGA和DDR3 SDRAM DIMM条的接口设计？ 1833 • DDR3的CS信号接地问题 10293 • DDR3初始化问题 7415 • altera DDR3 UNIPHY硬核控制读操作 7645 1个回答

答案对人有帮助，有参考价值 0 未找到原因，但重置win10系统后，故障已消失。

2018-5-19 09:34:34 评论举报 Sophomores