完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我用Coregenerator制作了一个双端口块存储器,当我尝试实现设计时,我得到了以下错误
错误:PhysDesignRules:1518 - 悬挂针脚 块::。 RAMB16有 WRITE_MODE_A设置为NO_CHANGE的活动CASCASDE引脚。 这个配置 不受支持。 设计中的所有引脚都已连接 - 我不知道这个神秘而看似无用的错误信息意味着什么。 有帮助吗? |
|
相关推荐
2个回答
|
|
特雷弗,
我之前没有亲自看过这个错误信息。 请通过Xilinx技术支持打开一个案例,以便他们更详细地了解这一点。 http://www.xilinx.com/support/clearexpress/websupport.htm 干杯, BT |
|
|
|
好吧,我开了网络直播。
|
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1159浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 06:11 , Processed in 1.546381 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号