如何从Virtex-4，设备xc4vlx25上的leon3微处理器的合成

您好，我正在尝试从Virtex-4，设备xc4vlx25上的leon3微处理器的合成，布局和布线。但是有一个错误，它在下面：错误：Xst：1587 - 第9行：没有信号名称
匹配phy_tx_data（*）pattern.ERROR：解析器：11 - 解析时遇到无法识别的约束。
错误：Xst：1341 - XCF解析失败为了解决这个问题，我在xilinx webSite上看到这个错误在http://www.xilinx.com/support/answers/25295.htm
他们建议在网上使用KEEP属性。
阅读http://www.xilinx.com/support/sw_manuals/xilinx92/download/中的约束指南
我可以看到它的sintax：
XCF语法示例
开始模型“entity_name”
NET“signal_name”keep = {yes | no | true | false};
结束;
然后我将leon3mp.xcf编辑为：
NET sram_clk FEEDBACK = 1.0 NET sram_clk_fb;
#NET ddr_clk FEEDBACK = 1.0 NET ddr_clk_fb;
NET“clkm”TNM_NET =“clkm”;
NET“clkml”TNM_NET =“clkml”;
TIMESPEC“TS_clkm_clkml”=从“clkm”到“clkml”TIG;
TIMESPEC“TS_clkml_clkm”=从“clkml”到“clkm”TIG;
NET“锁定”TIG;
开始模型leon3mp
NET phy_tx_data（*）keep = yes TNM = gtxphypads;
结束;
NET“egtx_clk”TNM_NET =“egtx_clk”;
TIMESPEC“TS_clkm_egtx_clk”=从“clkm”到“egtx_clk”TIG;
TIMESPEC“TS_egtx_clk_clkm”=从“egtx_clk”到“clkm”TIG;
TIMESPEC“TSGTXOUT”=从“egtx_clk”到“PADS”6 ns;
#TIMESPEC“TSGRXIN”=从“PADS”到“eth1_e1_m1000_u0_rxclk”10 ns;
NET sys_clk period = 10.000;
NET“ddr_clk_fb”TNM_NET =“ddr_clk_fb”;
TIMESPEC“TS_ddr_clk_fb”= PERIOD“ddr_clk_fb”8.000 ns HIGH 50.00％;
但是有一个错误：
读取约束文件leon3mp.xcf。
错误：Xst：1586 - 第11行：检测到第29列令牌的Sintax错误
TNM。
检查你是否拼写错误的关键字（INST，NET，MODEL，...）或
TIMESPEC标识符不以TS开头。
错误：Xst：1338 - XCF解析失败。
然后，在我第二次尝试时，我只需通过以下方式从leon3mp.xcf编辑第9行：
NET phy_tx_data（*）TNM = gtxphypads keep = yes;
但是出现了一个新错误：
读取约束文件leon3mp.xcf。
错误：Xst：1586 - 第11行：检测到语法错误第37列令牌是
保持。
检查你是否拼写错误的关键字（INST，NET，MODEL，...）或
TIMESPEC标识符不以TS开头。
错误：Xst：1338 - XCF解析失败。如果有人有如何使用KEEP属性的示例，请帮助我。谢谢
- Sidney LimaRecife BrasilWebSite：www.sidneylima.com