完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
我正在从应用笔记pg016_v_tc中读取视频定时控制器IP内核。 我无法理解第44页给出的体系结构。我不了解水平和垂直计数器如何获取输入,因为它们的输出连接到计数器保存但没有显示输入,这里锁定生成器的工作原理是什么。 这个极性检测器是如何工作的。 请提供任何文档或视频,以了解IP内核的工作情况,因为我只提供相应IP内核的应用说明。 感谢致敬 |
|
相关推荐
1个回答
|
|
嗨@ 215ee1139,
水平计数器和垂直计数器只计算两个hsync / vsync之间的像素数。 我不知道这个极性检测器(没有关于它的文档)是如何工作但是要做到这一点,如果信号通常高或低,我只会看一个hsync / vsync。 但是你不必真正知道如何使用IP。 为了理解(多一点)VTC,我建议你从xapp1285(链接)看设计,因为它同时使用发生器和探测器。 希望有所帮助, 问候, 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复,kudo,并接受作为解决方案。 |
|
|
|
只有小组成员才能发言,加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2467 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1262浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
591浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
455浏览 1评论
2009浏览 0评论
735浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 04:17 , Processed in 1.312381 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号