完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我已使用以下设置配置了视频定时控制器IP:
1)视频格式:576i 2)活动视频:极性高 3)Vsync / Hsync:Polarity Low 4)启用检测和生成 5)隔行视频支持 6)未使用AXI接口 7)低电平有效复位 8)27 MHz时钟输入(也尝试13.5MHz) 9)永久启用'clken','det_en','gen_en' 我不太清楚帧同步水平和垂直位置的适当值(目前,我对帧同步的垂直和水平位置使用默认值'0')。 我正在使用对应于PAL-B(4:2:2格式)的视频输入信号。 来自IP的输出信号'vsync'和'hsync'没有显示任何变化,并且尽管在波形查看器中观察了相当长的时间(在Kintex 7设备中配置比特流之后),但仍永久保持为'0'。 我可能犯的错误是什么? |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2826 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3375 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1238浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
453浏览 1评论
2006浏览 0评论
732浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 15:58 , Processed in 1.449613 second(s), Total 80, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号