[问答]

Arty7 FPGA板如何将位减少到仅1位？

865 artya7

问答对人有帮助，内容完整，我也想知道答案 0 你好我正在使用Arty 7 FPGA板开展一个项目，现在我正处于调试阶段，我有大约16位输出来自FFT，我想将这些位减少到只有1位，所以我可以调试它并将其与模拟发现2设备连接，无论如何要做到这一点？考虑到（Utility Reduced Logic）IP Core不能与我一起使用，它会给我一条消息，显示在图片上。 0
2020-5-7 08:53:06　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报徐夕武相关推荐 • 在RM0394 Rev 4 page 873/1600中，如何将4位放入3位空间？ 193 • allegro如何将位号C1手动改成EC1？ 2631 • N9923A Fieldfox（A.07.01）是否可以将标记值减少到只有1位小数？ 744 • 如何将DRIVEDONE属性传播到我的mcs文件生成？ 1562 • 适用于Xilinx Virtex-7 FPGA开发板的32位DDR4 SDRAM分享 2439 • Arty是否有可能不支持ILA调试？ 1478 • 如何将arduino设置为奴隶？ 1461 • 如何将SAI RX同步到TX？ 271 • 如何在FPGA设计中使用E9引脚来控制NOR闪存？ 1441 • 如何将FPGA连接到Matlab？ 3008 1个回答

答案对人有帮助，有参考价值 0 你想如何减少逻辑？它只是提取所有位的一位或逻辑函数吗？如果其中一个位，则可以使用实用程序片IP来执行此操作。无论如何，这些块仅可用于BD编辑器。您似乎没有框图，在这种情况下，您拥有自己的顶级RTL模块。然后你可以在那里进行切片或逻辑。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。

2020-5-7 09:08:50 评论举报陈苏文