完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我正在使用Kintex-7部分，由于某种原因（尚未完全研究），我必须将BITSTREAM.CONFIG.DRIVEDONE属性设置为yes以便能够将位文件加载到FPGA中。
现在我遇到了编程SPI PROM的问题 - 表明完成的引脚没有变高。 如何将DRIVEDONE属性传播到我的mcs文件生成？ 
0
|
|
相关推荐
2个回答
|
|
|
@ katy1163“我在编写SPI PROM时遇到问题 - 表示完成的引脚没有变高。”
在间接SPI配置期间，Xilinx将“预制”SPI编程比特流下载到FPGA中，而AFAIK不支持任何选项，如DRIVE_DONE; 因此，必须在DONE引脚上具有外部上拉，并且没有其他电路保持DONE为低电平，以使间接SPI成功。 背景： DONE是双向引脚，带有默认的开漏驱动器。 FPGA在配置期间将DONE拉低，然后在完成时释放开漏驱动器。 然后通过读取外部引脚的逻辑电平DONE作为输入来确定DONE状态。 如果DONE上没有上拉，或者FPGA外部的某些内容保持为低电平[1]，则会出现您描述的故障。 “出于某种原因（尚未完全研究），我必须将BITSTREAM.CONFIG.DRIVEDONE属性设置为yes以便能够将位文件加载到FPGA中” 我建议在配置后测量DONE引脚上的电压电平，以便开始解决此问题（禁用DRIVEDONE）。 布赖恩 [1]外部DONE引脚问题 我在DONE中看到的常见问题并不是间接SPI的问题： - 安装DONE LED，以便将DONE线钳位到LED Vf，从而导致非法逻辑电平 （我在许多商用FPGA评估板上都看到了这一点） - 完成时没有外部上拉 - 对于配置时钟频率，DONE pullup太弱[DONE上的缓慢上升时间] - 多FPGA DONE级联（未配置的下游FPGA保持DONE为低电平） - DONE上的外部逻辑[例如 处理器复位期间/之后处理器GPIO驱动或加载DONE] - 电路板装配问题[短路/错误的电阻值/等]保持低电平 可以在此处找到DONE LED偏置的一个很好的总结（或者在驱动LED之前简单地缓冲DONE）： https://forums.xilinx.com/t5/PLD-Blog/How-bright-is-your-DONE-LED/ba-p/13450 |
|
|
|
|
|
谢谢你们的回复。
在这种特殊情况下，存在不允许编程PROM的硬件问题。 我仍然遇到需要设置DriveDone属性的问题，所以当我的短期问题得到解决时，更大的问题不是。 这意味着一旦我有更多的故障排除时间，我就会回来！ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
365浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1540
评论
淘帖
453
